Sw3.6-m8-1.2-Slajd27

Z Studia Informatyczne
Przejdź do nawigacjiPrzejdź do wyszukiwania

Architektura RISC

Architektura RISC


Procesory o architekturze RISC są zbudowane w oparciu o architekturę harvardzka, mają więc oddzielne szyny dla danych i programu, a dzięki temu mogą współpracować jednocześnie z pamięcią danych i programu. Procesory takie wykorzystują przetwarzanie potokowe aby zwiększyć szybkość wykonywania programu. Dla procesorów o architekturze RISC zbiór realizowanych operacji spełnia warunki ortogalności. Zatem każda instrukcja może operować na dowolnym rejestrze roboczym, każda instrukcja może wykorzystywać dowolny tryb adresowania, nie ma ukrytych związków między instrukcjami, dodatkowo kody rozkazów i formaty instrukcji są zunifikowane. Ortogonalność zbioru instrukcji przyczynia się do uproszczenia budowy układu sterowania, który może dzięki temu realizować wykonywanie każdego rozkazu według identycznego algorytmu i do tego znacznie szybciej. Klasyczna architektura RISC jest stosowana w mikrokontrolerach w wersji gdzie odnajdujemy tylko niektóre jej elementy, a ortogonalność listy instrukcji nie jest pełna.


<< Poprzedni slajd | Spis treści | Następny slajd >>