TC Zadania do ćwiczeń

Z Studia Informatyczne
Przejdź do nawigacjiPrzejdź do wyszukiwania

Układy logiczne

Zadanie 1.

Zminimalizować metodą tablic Karnaugha następujące funkcje boolowskie:

a) f=(0,1,2,9,11,12,13,27,28,29) ,

b) f=[4,5,10,11,15,18,20,24,26,30,31,(9,12,14,16,19,21,25)].


Zadanie 2.

Uprościć następujące wyrażenie:

Y=(A+B+C+D)(A+B+C+D)+(A+B+C+D)(A+B)(A+D)


Zadanie 3.

Funkcję boolowską opisaną zbiorami F i R zminimalizować metodą ekspansji.

F:
00000
11000
11010
01110
11100
01011


R:
11101
00010
00110
10001
01100

Zadanie 4.

Dla funkcji F opisanej podziałami P1 do P8 oraz PF zmienne niezbędne są x6 oraz x8. Należy wyznaczyć wszystkie realizacje minimalno argumentowe tej funkcji.


P1=(1,6,11,12;2,3,4,5,7,8,9,10,)

P2=(1,11,12;2,3,4,5,6,7,8,9,10,)

P3=(2,5,7,10;1,3,4,6,8,9,11,12)

P4=(2,4,7,8,9,10;1,3,5,6,11,12)

P5=(2,3,5,6,7,10,12;1,4,8,9,11)

P6=(1,3,5,7,8,10,11,12;2,4,6,9)

P7=(1,2,4,6,7,8,9,11,12;3,5,8,10)

P8=(1,4,6,8,10;2,3,5,7,9,11,12)

PF=(1,2,3,5,6,8,9,11,12;4,7,10)


Zadanie 5.

Dla funkcji opisanej w tablicy należy wyznaczyć dekompozycje:

a) H(G(x1,x5),x2,x3,x4) ,

b) H(G(x1,x5),G(x3,x4),x2) ,


x1 x2 x3 x4 x5 f
1 0 0 0 0 0 0
2 0 0 1 1 1 0
3 0 1 0 1 0 0
4 0 1 1 1 1 0
5 0 1 1 0 0 0
6 0 0 0 1 1 1
7 0 1 0 0 0 1
8 0 1 1 0 1 1
9 1 1 0 1 0 1
10 1 0 0 1 1 1
11 1 0 0 1 0 1

Zadanie 6.

Dla funkcji F opisanej tablicą zmienne niezbędne są x4 oraz x6. Należy wyznaczyć wszystkie minimalne zbiory argumentów, od których zależy ta funkcja oraz jej minimalne wyrażenie boolowskie z najmniejszą liczbą argumentów.


x1 x2 x3 x4 x5 x6 x7 F
1 0 1 1 0 1 0 0 1
2 1 1 1 0 0 1 1 1
3 1 0 0 1 0 1 0 1
4 1 1 0 1 1 0 0 0
5 1 0 1 0 0 1 1 1
6 0 1 1 1 0 0 0 1
7 1 0 0 0 0 1 0 0
8 1 1 0 0 1 0 1 1
9 1 1 0 1 1 1 0 1
10 1 0 0 0 0 0 1 0
11 0 1 1 0 1 1 0 1
12 0 1 1 0 0 1 0 1

Zadanie 7.

Zminimalizować i zrealizować na przerzutnikach typu D oraz JK automaty podane w tablicach a) oraz b).

Tablica a)

SX a b c d a b c d
1 - 3 4 2 - 1 1 1
2 4 - - - 0 - - -
3 6 6 - - 0 1 - -
4 - 6 1 5 - 0 0 1
5 - - 2 - - - 1 -
6 3 - 2 3 0 - 0 1


Tablica b)

SX 0 1 0 1
1 1 7 0 0
2 4 3 1 1
3 - 5 - 0
4 - 2 - 0
5 4 - 1 -
6 8 - 1 -
7 - 6 - 0
8 - - - 1

Zadanie 8.

Zaprojektować układ synchroniczny o wejściach x, s oraz wyjściu y, sygnalizujący jedynką na wyjściu y fakt, że na wejściu x pojawia się sekwencja 0111, gdy s = 0, natomiast sekwencja 1000, gdy s = 1. Założyć, że zmiana sygnału s może nastąpić tylko w stanie początkowym s0.


Zadanie 9.

Zaprojektować synchroniczny układ do sprawdzania poprawności transmisji informacji przesyłanej w kodzie „2 z 5”, tzn. sprawdzający, czy na wejściu w czasie pięciu kolejnych taktów zegarowych pojawiły się dokładnie dwie jedynki.


Zadanie 10.

Zaprojektować asynchroniczny układ o wejściach x1 i x2 oraz wyjściach z1 i z2 taki, że wyjściowa kombinacja w dowolnej chwili jest równa poprzedniej kombinacji wejściowej.


Zadanie 11.

Zaprojektować asynchroniczny układ o dwóch wejściach i dwóch wyjściach. Działanie układu ma być następujące: wyjście yi powinno przyjmować wartość 1, jeśli wejście xi zmieniło swój stan. Zmiana odpowiedniego wyjścia na 0 następuje, jeśli odpowiadające mu wejście (o tym samym indeksie) nie zmienia swego stanu, a zmienia się stan drugiego wejścia.


Układy cyfrowe

Zadanie 12.

Zaprojektować licznik mod 8 z wejściem zezwalającym E(nable). Przerzutniki do realizacji dobrać tak, aby uzyskać najprostszy schemat logiczny licznika. Schemat ten należy narysować.


Zadanie 13.

Zaprojektować układ sterowania (tzw. dekoder mikrorozkazu DMZ) pracą urządzeń y1,...y8 , spośród których w poszczególnych taktach pracują wyłącznie następujące (wg indeksów):

Z1=1,5,7
Z2=1,5,8
Z3=2,3,4
Z4=2,3,6

Urządzenia są inicjowane do pracy sygnałem „1” na wyjściach yi. Odpowiedni DMZ należy zaprojektować (patrz rysunek) jako układ o minimalnej liczbie wejść (wejściami DMZ są wyjścia pamięci). DMZ może być zbudowany wyłącznie z dekoderów 1 z 2n.


Zadanie 14.

Wiedząc, że pamięć ROM jest wypełniona wyłącznie słowami z poniższej tabelki zaprojektować układ zbudowany z dekoderów (jak na rysunku) umożliwiający generację tych słów za pomocą pamięci z możliwie minimalną liczbą wyprowadzeń. Podać schemat układu (dokładne oznaczenia wyjść dekoderów) i sposób wypełnienia pamięci.


Tablica:

y1 y2 y3 y4 y5 y6 y7 y8
0 0 0 1 1 0 1 0
0 1 1 0 0 1 0 0
0 0 0 1 0 0 1 1
1 0 1 0 0 1 0 0



Zaawansowane metody syntezy logicznej

Zadanie 15.

W tablicy dana jest funkcja f(a,b,c,d,e):


abcde 00 01 11 10
000 1 2 - 3
001 4 5 6 -
011 - 7 8 9
010 10 - 11 12
110 - 13 14 -
111 15 - - 16
101 17 - - 18
100 - 19 20 -


PF=(1,10,17;5,7,19;6,8,14;3,12,16;2,13;4,15;9,18;11,20)

Należy obliczyć dekompozycję nierozłączną dla U = {d, e}. W rozwiązaniu podać tablice funkcji G oraz H. Kodowanie bloków PF przyjąć dowolne wg NKB.


Zadanie 16.

Dla funkcji F podanej w tablicy znaleźć dekompozycję o strukturze jak na rysunku. W rozwiązaniu podać tablice prawdy funkcji G1,G0 oraz H.

Wskazówki:

a) najpierw obliczyć dekompozycję H(x1,x2,x3,G0(x1,x4,x5)) ;
b) podział ΠG przy obliczaniu bloku G0 należy dobrać stosownie do dalszej dekompozycji.


Tablica:

x1  x2  x3  x4  x5  y1  y2  y3 
1 0 0 0 0 0 0 0 0
2 0 0 0 1 1 0 1 0
3 0 1 0 1 0 1 0 0
4 0 1 1 1 1 0 0 0
5 0 1 1 0 1 0 0 1
6 0 1 0 0 0 0 0 1
7 1 1 0 1 0 0 0 0
8 1 0 0 1 1 1 0 0
9 1 0 0 1 0 0 0 1
10 1 0 1 1 1 0 0 0

Rysunek:



Zadanie 17.

Obliczyć dla jakich U={xi,xj,xk} spośród {x1,x2,x4}, {x1,x4,x5}, {x2,x3,x4}, {x3,x4,x5} funkcja F z tablicy ma dekompozycję F=H(xi,xj,xk,G0). Obliczyć te dekompozycje oraz wykazać, że dla żadnej z nich nie istnieje dekompozycja F=H(G1(xi,xj,xk),G0).


x1  x2  x3  x4  x5  y1  y2  y3 
1 0 0 0 1 1 1 0 0
2 0 0 0 1 0 1 0 1
3 0 1 1 0 0 0 1 1
4 0 1 1 0 1 0 1 0
5 1 1 0 0 0 0 0 1
6 1 1 0 1 0 0 0 0
7 1 1 1 0 0 1 0 1
8 1 1 1 1 0 0 1 0
9 1 0 0 0 1 1 1 1
10 1 0 0 1 1 1 0 0



Zadanie 18.

Dla funkcji F podanej w tablicy obliczyć wszystkie minimalne zbiory argumentów, od których ta funkcja zależy. Zmienne niezbędne tej funkcji to: x2,x3,x7 .

Tablica

x1  x2  x3  x4  x5  x6  x7  x8  x9  y1  y2 
1 1 1 1 0 1 1 0 0 0 1 0
2 1 0 0 0 0 1 1 0 1 0 0
3 0 0 1 0 1 1 1 0 0 0 1
4 1 0 1 0 0 0 1 1 0 0 0
5 1 0 1 0 1 1 0 1 1 1 1
6 0 0 0 1 0 0 1 0 1 1 1
7 1 1 1 0 0 0 1 1 0 1 0
8 0 0 1 1 0 0 1 0 1 1 0
9 0 0 0 1 0 0 1 1 0 0 1
10 1 0 1 0 0 0 0 1 0 0 1

Zadanie 19.

Funkcje z tablicy zrealizować na minimalnej liczbie komórek FPGA o wymiarach 3 wejścia, 1 wyjście każda. Wskazówka: najlepsze rozwiązanie istnieje, gdy do bloku H dołączona jest para zmiennych wybranych spośród x1,x3,x5.

Tablica

x1  x2  x3  x4  x5  y1  y2  y3 
1 0 0 0 0 0 0 1 0
2 0 0 0 1 0 0 1 1
3 1 0 0 1 0 1 0 0
4 1 0 1 1 0 1 1 1
5 0 1 0 0 0 0 1 1
6 1 0 1 1 1 1 1 0
7 0 1 0 0 1 1 0 0
8 0 1 1 0 1 1 1 1
9 1 1 1 0 1 1 1 0
10 1 1 1 1 1 1 0 1