TC Zadania do ćwiczeń

Układy logiczne

Zadanie 1.

Zminimalizować metodą tablic Karnaugha następujące funkcje boolowskie:

a) $f=\sum (0,1,2,9,11,12,13,27,28,29)$ ,

b) $f=\sum [4,5,10,11,15,18,20,24,26,30,31,(9,12,14,16,19,21,25)]$.

---

Zadanie 2.

Uprościć następujące wyrażenie:

$Y=(\bar{A}+\bar{B}+C+D)(A+\bar{B}+\bar{C}+D)+(A+\bar{B}+C+D)(\bar{A}+B)(A+\bar{D})$

---

Zadanie 3.

Funkcję boolowską opisaną zbiorami F i R zminimalizować metodą ekspansji.

F:

00000

11000

11010

01110

11100

01011

R:

11101

00010

00110

10001

01100

---

Zadanie 4.

Dla funkcji $F$ opisanej podziałami $P_1$ do $P_8$ oraz $P_F$ zmienne niezbędne są $x_6$ oraz $x_8$. Należy wyznaczyć wszystkie realizacje minimalno argumentowe tej funkcji.

$P_1=(\overline{1,6,11,12};\overline{2,3,4,5,7,8,9,10,})$

$P_2=(\overline{1,11,12};\overline{2,3,4,5,6,7,8,9,10,})$

$P_3=(\overline{2,5,7,10};\overline{1,3,4,6,8,9,11,12})$

$P_4=(\overline{2,4,7,8,9,10};\overline{1,3,5,6,11,12})$

$P_5=(\overline{2,3,5,6,7,10,12};\overline{1,4,8,9,11})$

$P_6=(\overline{1,3,5,7,8,10,11,12};\overline{2,4,6,9})$

$P_7=(\overline{1,2,4,6,7,8,9,11,12};\overline{3,5,8,10})$

$P_8=(\overline{1,4,6,8,10};\overline{2,3,5,7,9,11,12})$

$P_F=(\overline{1,2,3,5,6,8,9,11,12};\overline{4,7,10})$

---

Zadanie 5.

Dla funkcji opisanej w tablicy należy wyznaczyć dekompozycje:

a) $H(G(x_1,x_5),x_2,x_3,x_4)$ ,

b) $H(G(x_1,x_5),G(x_3,x_4),x_2)$ ,

	$x_1$	$x_2$	$x_3$	$x_4$	$x_5$	$f$
1	0	0	0	0	0	0
2	0	0	1	1	1	0
3	0	1	0	1	0	0
4	0	1	1	1	1	0
5	0	1	1	0	0	0
6	0	0	0	1	1	1
7	0	1	0	0	0	1
8	0	1	1	0	1	1
9	1	1	0	1	0	1
10	1	0	0	1	1	1
11	1	0	0	1	0	1

---

Zadanie 6.

Dla funkcji $F$ opisanej tablicą zmienne niezbędne są $x_4$ oraz $x_6$. Należy wyznaczyć wszystkie minimalne zbiory argumentów, od których zależy ta funkcja oraz jej minimalne wyrażenie boolowskie z najmniejszą liczbą argumentów.

	$x_1$	$x_2$	$x_3$	$x_4$	$x_5$	$x_6$	$x_7$	$F$
1	0	1	1	0	1	0	0	1
2	1	1	1	0	0	1	1	1
3	1	0	0	1	0	1	0	1
4	1	1	0	1	1	0	0	0
5	1	0	1	0	0	1	1	1
6	0	1	1	1	0	0	0	1
7	1	0	0	0	0	1	0	0
8	1	1	0	0	1	0	1	1
9	1	1	0	1	1	1	0	1
10	1	0	0	0	0	0	1	0
11	0	1	1	0	1	1	0	1
12	0	1	1	0	0	1	0	1

---

Zadanie 7.

Zminimalizować i zrealizować na przerzutnikach typu D oraz JK automaty podane w tablicach a) oraz b).

Tablica a)

$S{\setminus }^X$	$a$	$b$	$c$	$d$	$a$	$b$	$c$	$d$
1	-	3	4	2	-	1	1	1
2	4	-	-	-	0	-	-	-
3	6	6	-	-	0	1	-	-
4	-	6	1	5	-	0	0	1
5	-	-	2	-	-	-	1	-
6	3	-	2	3	0	-	0	1

Tablica b)

$S{\setminus }^X$	$0$	$1$	$0$	$1$
1	1	7	0	0
2	4	3	1	1
3	-	5	-	0
4	-	2	-	0
5	4	-	1	-
6	8	-	1	-
7	-	6	-	0
8	-	-	-	1

---

Zadanie 8.

Zaprojektować układ synchroniczny o wejściach x, s oraz wyjściu y, sygnalizujący jedynką na wyjściu y fakt, że na wejściu x pojawia się sekwencja 0111, gdy s = 0, natomiast sekwencja 1000, gdy s = 1. Założyć, że zmiana sygnału s może nastąpić tylko w stanie początkowym $s_0$.

---

Zadanie 9.

Zaprojektować synchroniczny układ do sprawdzania poprawności transmisji informacji przesyłanej w kodzie „2 z 5”, tzn. sprawdzający, czy na wejściu w czasie pięciu kolejnych taktów zegarowych pojawiły się dokładnie dwie jedynki.

---

Zadanie 10.

Zaprojektować asynchroniczny układ o wejściach $x_1$ i $x_2$ oraz wyjściach $z_1$ i $z_2$ taki, że wyjściowa kombinacja w dowolnej chwili jest równa poprzedniej kombinacji wejściowej.

---

Zadanie 11.

Zaprojektować asynchroniczny układ o dwóch wejściach i dwóch wyjściach. Działanie układu ma być następujące: wyjście $y_i$ powinno przyjmować wartość 1, jeśli wejście $x_i$ zmieniło swój stan. Zmiana odpowiedniego wyjścia na 0 następuje, jeśli odpowiadające mu wejście (o tym samym indeksie) nie zmienia swego stanu, a zmienia się stan drugiego wejścia.

---

Układy cyfrowe

Zadanie 12.

Zaprojektować licznik mod 8 z wejściem zezwalającym E(nable). Przerzutniki do realizacji dobrać tak, aby uzyskać najprostszy schemat logiczny licznika. Schemat ten należy narysować.

---

Zadanie 13.

Zaprojektować układ sterowania (tzw. dekoder mikrorozkazu DMZ) pracą urządzeń $y_1,...y_8$ , spośród których w poszczególnych taktach pracują wyłącznie następujące (wg indeksów):

$Z_1=1,5,7$

$Z_2=1,5,8$

$Z_3=2,3,4$

$Z_4=2,3,6$

Urządzenia są inicjowane do pracy sygnałem „1” na wyjściach $y_i$. Odpowiedni DMZ należy zaprojektować (patrz rysunek) jako układ o minimalnej liczbie wejść (wejściami DMZ są wyjścia pamięci). DMZ może być zbudowany wyłącznie z dekoderów 1 z $2^n$.

Plik:TC Zad do ćw Rus1.png

---

Zadanie 14.

Wiedząc, że pamięć ROM jest wypełniona wyłącznie słowami z poniższej tabelki zaprojektować układ zbudowany z dekoderów (jak na rysunku) umożliwiający generację tych słów za pomocą pamięci z możliwie minimalną liczbą wyprowadzeń. Podać schemat układu (dokładne oznaczenia wyjść dekoderów) i sposób wypełnienia pamięci.

Tablica: