Sw3.6-l10-1.2-Slajd3

Z Studia Informatyczne
Wersja z dnia 09:34, 4 wrz 2006 autorstwa PZakrzewski (dyskusja | edycje)
(różn.) ← poprzednia wersja | przejdź do aktualnej wersji (różn.) | następna wersja → (różn.)
Przejdź do nawigacjiPrzejdź do wyszukiwania

Architektura JTAG Laboratorium Wprowadzenie

Architektura JTAG Laboratorium Wprowadzenie


Wprowadzenie magistrali JTAG wymaga modyfikacji architektury układu, która zostaje wyposażona w dodatkowe układy jak rejestr ścieżki brzegowej, rejestr obejściowy, rejestr ID, rejestr instrukcji oraz dodatkowo sterownik TAP, zarządzający pracą magistrali.


<< Poprzedni slajd | Spis treści | Następny slajd >>