|
|
| Linia 1: |
Linia 1: |
| {| border="0" cellpadding="4" width="100%" | | {| border="0" cellpadding="4" width="100%" |
| |width="500px" valign="top"|[[Grafika:TC_M9_Slajd1.png|thumb|500px]] | | |width="500px" valign="top"|[[Grafika:TC_M9_Slajd1.png|thumb|500px]] |
| |valign="top"| | | |valign="top"|Układy asynchroniczne |
| | |
| |} | | |} |
| <hr width="100%"> | | <hr width="100%"> |
| Linia 8: |
Linia 7: |
| {| border="0" cellpadding="4" width="100%" | | {| border="0" cellpadding="4" width="100%" |
| |width="500px" valign="top"|[[Grafika:TC_M9_Slajd2.png|thumb|500px]] | | |width="500px" valign="top"|[[Grafika:TC_M9_Slajd2.png|thumb|500px]] |
| |valign="top"| | | |valign="top"|Struktura sekwencyjnego układu asynchronicznego jest podobna do struktury układu synchronicznego (por. moduł 7 plansza 5). Istotną różnicą jest brak wejścia zegarowego clk. Z tego powodu pamięć układu mogą stanowić przerzutniki (automaty elementarne) nie synchronizowane lub elementy opóźniające. Powstaje zatem pytanie: co – wobec braku sygnału zegarowego – wyznacza kolejne takty pracy układu, powodując zmiany jego stanów wewnętrznych? Czynnikiem powodującym te zmiany może być tylko zmiana stanów wejść. Taka sytuacja jest pokazana na rysunku fragmentu grafu. Pod wpływem litery wejściowej <math>X_i\,</math> układ znalazł się w stanie <math>S_a\,</math>. Pozostaje w nim tak długo, aż na wejściu pojawi się inna litera – <math>X_j(j\in i)\,</math> . Wówczas układ może przejść do stanu <math>S_b\,</math>. Przykładowe stany <math>S_a\,</math> i <math>S_b\,</math> nazywa się stanami stabilnymi. Należy przyjąć, że w układzie asynchronicznym wszystkie stany są stanami stabilnymi, a zmiana stanu może nastąpić tylko w wyniku zmiany stanu wejść. |
|
| |
|
| |} | | |} |
