TC Zadania do ćwiczeń: Różnice pomiędzy wersjami
m Zastępowanie tekstu – „\</math>” na „\ </math>” |
|||
(Nie pokazano 10 wersji utworzonych przez 2 użytkowników) | |||
Linia 9: | Linia 9: | ||
b) <math>f=\sum [4,5,10,11,15,18,20,24,26,30,31, (9,12,14,16,19,21,25)]\,</math>. | b) <math>f=\sum [4,5,10,11,15,18,20,24,26,30,31, (9,12,14,16,19,21,25)]\,</math>. | ||
---- | ---- | ||
Linia 18: | Linia 17: | ||
<math>Y=(\overline{A}+\overline{B}+C+D)(A+\overline{B}+\overline{C}+D)+(A+\overline{B}+C+D)(\overline{A}+B)(A+\overline{D})</math> | <math>Y=(\overline{A}+\overline{B}+C+D)(A+\overline{B}+\overline{C}+D)+(A+\overline{B}+C+D)(\overline{A}+B)(A+\overline{D})</math> | ||
---- | ---- | ||
Linia 52: | Linia 50: | ||
:01100 | :01100 | ||
---- | ---- | ||
Linia 78: | Linia 75: | ||
<math>P_F=(\overline{1,2,3,5,6,8,9,11,12};\overline{4,7,10})\,</math> | <math>P_F=(\overline{1,2,3,5,6,8,9,11,12};\overline{4,7,10})\,</math> | ||
---- | ---- | ||
Linia 117: | Linia 113: | ||
| 11 || 1 || 0 || 0 || 1 || 0 || 1 | | 11 || 1 || 0 || 0 || 1 || 0 || 1 | ||
|} | |} | ||
---- | ---- | ||
Linia 154: | Linia 149: | ||
| 12 || 0 || 1 || 1 || 0 || 0 || 1 || 0 || 1 | | 12 || 0 || 1 || 1 || 0 || 0 || 1 || 0 || 1 | ||
|} | |} | ||
---- | ---- | ||
Linia 166: | Linia 160: | ||
:{| border="1" cellpadding="2" | :{| border="1" cellpadding="2" | ||
|- | |- | ||
| <math>S \,\smallsetminus^{X} </math> || <math>a\,</math> || <math>b\,</math> || <math>c\,</math> || <math>d\,</math> || <math>a\,</math> || <math>b\,</math> || <math>c\,</math> || <math>d\,</math> | | <math>S \,\smallsetminus^{X}</math> || <math>a\,</math> || <math>b\,</math> || <math>c\,</math> || <math>d\,</math> || <math>a\,</math> || <math>b\,</math> || <math>c\,</math> || <math>d\,</math> | ||
|- | |- | ||
| 1 || - || 3 || 4 || 2 || - || 1 || 1 || 1 | | 1 || - || 3 || 4 || 2 || - || 1 || 1 || 1 | ||
Linia 186: | Linia 180: | ||
:{| border="1" cellpadding="2" | :{| border="1" cellpadding="2" | ||
|- | |- | ||
| <math>S \,\smallsetminus^{X} </math> || <math>0\,</math> || <math>1\,</math> || <math>0\,</math> || <math>1\,</math> | | <math>S \,\smallsetminus^{X}</math> || <math>0\,</math> || <math>1\,</math> || <math>0\,</math> || <math>1\,</math> | ||
|- | |- | ||
| 1 || 1 || 7 || 0 || 0 | | 1 || 1 || 7 || 0 || 0 | ||
Linia 204: | Linia 198: | ||
| 8 || - || - || - || 1 | | 8 || - || - || - || 1 | ||
|} | |} | ||
---- | ---- | ||
Linia 211: | Linia 204: | ||
Zaprojektować układ synchroniczny o wejściach x, s oraz wyjściu y, sygnalizujący jedynką na wyjściu y fakt, że na wejściu x pojawia się sekwencja 0111, gdy s = 0, natomiast sekwencja 1000, gdy s = 1. Założyć, że zmiana sygnału s może nastąpić tylko w stanie początkowym <math>s_0\,</math>. | Zaprojektować układ synchroniczny o wejściach x, s oraz wyjściu y, sygnalizujący jedynką na wyjściu y fakt, że na wejściu x pojawia się sekwencja 0111, gdy s = 0, natomiast sekwencja 1000, gdy s = 1. Założyć, że zmiana sygnału s może nastąpić tylko w stanie początkowym <math>s_0\,</math>. | ||
---- | ---- | ||
Linia 218: | Linia 210: | ||
Zaprojektować synchroniczny układ do sprawdzania poprawności transmisji informacji przesyłanej w kodzie „2 z 5”, tzn. sprawdzający, czy na wejściu w czasie pięciu kolejnych taktów zegarowych pojawiły się dokładnie dwie jedynki. | Zaprojektować synchroniczny układ do sprawdzania poprawności transmisji informacji przesyłanej w kodzie „2 z 5”, tzn. sprawdzający, czy na wejściu w czasie pięciu kolejnych taktów zegarowych pojawiły się dokładnie dwie jedynki. | ||
---- | ---- | ||
Linia 225: | Linia 216: | ||
Zaprojektować asynchroniczny układ o wejściach <math>x_1\,</math> i <math>x_2\,</math> oraz wyjściach <math>z_1\,</math> i <math>z_2\,</math> taki, że wyjściowa kombinacja w dowolnej chwili jest równa poprzedniej kombinacji wejściowej. | Zaprojektować asynchroniczny układ o wejściach <math>x_1\,</math> i <math>x_2\,</math> oraz wyjściach <math>z_1\,</math> i <math>z_2\,</math> taki, że wyjściowa kombinacja w dowolnej chwili jest równa poprzedniej kombinacji wejściowej. | ||
---- | ---- | ||
Linia 232: | Linia 222: | ||
Zaprojektować asynchroniczny układ o dwóch wejściach i dwóch wyjściach. Działanie układu ma być następujące: wyjście <math>y_i\,</math> powinno przyjmować wartość 1, jeśli wejście <math>x_i\,</math> zmieniło swój stan. Zmiana odpowiedniego wyjścia na 0 następuje, jeśli odpowiadające mu wejście (o tym samym indeksie) nie zmienia swego stanu, a zmienia się stan drugiego wejścia. | Zaprojektować asynchroniczny układ o dwóch wejściach i dwóch wyjściach. Działanie układu ma być następujące: wyjście <math>y_i\,</math> powinno przyjmować wartość 1, jeśli wejście <math>x_i\,</math> zmieniło swój stan. Zmiana odpowiedniego wyjścia na 0 następuje, jeśli odpowiadające mu wejście (o tym samym indeksie) nie zmienia swego stanu, a zmienia się stan drugiego wejścia. | ||
---- | ---- | ||
Linia 241: | Linia 230: | ||
Zaprojektować licznik mod 8 z wejściem zezwalającym E(nable). Przerzutniki do realizacji dobrać tak, aby uzyskać najprostszy schemat logiczny licznika. Schemat ten należy narysować. | Zaprojektować licznik mod 8 z wejściem zezwalającym E(nable). Przerzutniki do realizacji dobrać tak, aby uzyskać najprostszy schemat logiczny licznika. Schemat ten należy narysować. | ||
---- | ---- | ||
Linia 256: | Linia 244: | ||
Urządzenia są inicjowane do pracy sygnałem „1” na wyjściach <math>y_i\,</math>. Odpowiedni DMZ należy zaprojektować (patrz rysunek) jako układ o minimalnej liczbie wejść (wejściami DMZ są wyjścia pamięci). DMZ może być zbudowany wyłącznie z dekoderów 1 z <math>2^n\,</math>. | Urządzenia są inicjowane do pracy sygnałem „1” na wyjściach <math>y_i\,</math>. Odpowiedni DMZ należy zaprojektować (patrz rysunek) jako układ o minimalnej liczbie wejść (wejściami DMZ są wyjścia pamięci). DMZ może być zbudowany wyłącznie z dekoderów 1 z <math>2^n\,</math>. | ||
:[[Grafika: | :[[Grafika:TC_Zad_do_ćw_Rys1.png]] | ||
---- | ---- | ||
Linia 264: | Linia 251: | ||
Wiedząc, że pamięć ROM jest wypełniona wyłącznie słowami z poniższej tabelki zaprojektować układ zbudowany z dekoderów (jak na rysunku) umożliwiający generację tych słów za pomocą pamięci z możliwie minimalną liczbą wyprowadzeń. Podać schemat układu (dokładne oznaczenia wyjść dekoderów) i sposób wypełnienia pamięci. | Wiedząc, że pamięć ROM jest wypełniona wyłącznie słowami z poniższej tabelki zaprojektować układ zbudowany z dekoderów (jak na rysunku) umożliwiający generację tych słów za pomocą pamięci z możliwie minimalną liczbą wyprowadzeń. Podać schemat układu (dokładne oznaczenia wyjść dekoderów) i sposób wypełnienia pamięci. | ||
Tablica: | |||
:{| border="1" cellpadding="2" | |||
|- | |||
| <math>y_1\,</math> || <math>y_2\,</math> || <math>y_3\,</math> || <math>y_4\,</math> || <math>y_5\,</math> || <math>y_6\,</math> || <math>y_7\,</math> || <math>y_8\,</math> | |||
|- | |||
| 0 || 0 || 0 || 1 || 1 || 0 || 1 || 0 | |||
|- | |||
| 0 || 1 || 1 || 0 || 0 || 1 || 0 || 0 | |||
|- | |||
| 0 || 0 || 0 || 1 || 0 || 0 || 1 || 1 | |||
|- | |||
| 1 || 0 || 1 || 0 || 0 || 1 || 0 || 0 | |||
|} | |||
:[[Grafika:TC_Zad_do_ćw_Rys2.png]] | |||
---- | |||
= Zaawansowane metody syntezy logicznej = | |||
'''Zadanie 15.''' | |||
W tablicy dana jest funkcja f(a,b,c,d,e): | |||
:{| border="1" cellpadding="2" | |||
|- | |||
| <math>abc \,\smallsetminus^{de}</math> || <math>00\,</math> || <math>01\,</math> || <math>11\,</math> || <math>10\,</math> | |||
|- | |||
| 000 || 1 || 2 || - || 3 | |||
|- | |||
| 001 || 4 || 5 || 6 || - | |||
|- | |||
| 011 || - || 7 || 8 || 9 | |||
|- | |||
| 010 || 10 || - || 11 || 12 | |||
|- | |||
| 110 || - || 13 || 14 || - | |||
|- | |||
| 111 || 15 || - || - || 16 | |||
|- | |||
| 101 || 17 || - || - || 18 | |||
|- | |||
| 100 || - || 19 || 20 || - | |||
|} | |||
:<math>P_F=(\overline{1,10,17};\overline{5,7,19};\overline{6,8,14};\overline{3,12,16};\overline{2,13};\overline{4,15};\overline{9,18};\overline{11,20})</math> | |||
Należy obliczyć dekompozycję nierozłączną dla U = {d, e}. W rozwiązaniu podać tablice funkcji G oraz H. Kodowanie bloków PF przyjąć dowolne wg NKB. | |||
---- | |||
'''Zadanie 16.''' | |||
Dla funkcji F podanej w tablicy znaleźć dekompozycję o strukturze jak na rysunku. W rozwiązaniu podać tablice prawdy funkcji <math>G_1,\, G_0\,</math> oraz H. | |||
Wskazówki: | |||
:a) najpierw obliczyć dekompozycję <math>H(x_1,x_2,x_3,G_0(x_1,x_4,x_5))</math> ; | |||
:b) podział <math>\Pi_G\,</math> przy obliczaniu bloku <math>G_0\,</math> należy dobrać stosownie do dalszej dekompozycji. | |||
Tablica: | Tablica: | ||
:{| border="1" cellpadding="2" | |||
|- | |||
| || <math>x_1\ </math> || <math>x_2\ </math> || <math>x_3\ </math> || <math>x_4\ </math> || <math>x_5\ </math> || <math>y_1\ </math> || <math>y_2\ </math> || <math>y_3\ </math> | |||
|- | |||
| 1 || 0 || 0 || 0 || 0 || 0 || 0 || 0 || 0 | |||
|- | |||
| 2 || 0 || 0 || 0 || 1 || 1 || 0 || 1 || 0 | |||
|- | |||
| 3 || 0 || 1 || 0 || 1 || 0 || 1 || 0 || 0 | |||
|- | |||
| 4 || 0 || 1 || 1 || 1 || 1 || 0 || 0 || 0 | |||
|- | |||
| 5 || 0 || 1 || 1 || 0 || 1 || 0 || 0 || 1 | |||
|- | |||
| 6 || 0 || 1 || 0 || 0 || 0 || 0 || 0 || 1 | |||
|- | |||
| 7 || 1 || 1 || 0 || 1 || 0 || 0 || 0 || 0 | |||
|- | |||
| 8 || 1 || 0 || 0 || 1 || 1 || 1 || 0 || 0 | |||
|- | |||
| 9 || 1 || 0 || 0 || 1 || 0 || 0 || 0 || 1 | |||
|- | |||
| 10 || 1 || 0 || 1 || 1 || 1 || 0 || 0 || 0 | |||
|} | |||
Rysunek: | |||
:[[Grafika:TC_Zad_do_ćw_Rys3.png]] | |||
---- | |||
'''Zadanie 17.''' | |||
Obliczyć dla jakich <math>U = \{x_i, x_j, x_k\}</math> spośród <math>\{x_1, x_2 , x_4\}\,</math>, <math>\{x_1, x_4 , x_5\}\,</math>, <math>\{x_2,x_3, x_4\}\,</math>, <math>\{x_3, x_4 , x_5\}\,</math> funkcja <math>F\,</math> z tablicy ma dekompozycję <math>F = H(x_i, x_j, x_k, G_0)</math>. Obliczyć te dekompozycje oraz wykazać, że dla żadnej z nich nie istnieje dekompozycja <math>F = H(G_1(x_i, x_j, x_k), G_0)</math>. | |||
:{| border="1" cellpadding="2" | |||
|- | |||
| || <math>x_1\ </math> || <math>x_2\ </math> || <math>x_3\ </math> || <math>x_4\ </math> || <math>x_5\ </math> || <math>y_1\ </math> || <math>y_2\ </math> || <math>y_3\ </math> | |||
|- | |||
| 1 || 0 || 0 || 0 || 1 || 1 || 1 || 0 || 0 | |||
|- | |||
| 2 || 0 || 0 || 0 || 1 || 0 || 1 || 0 || 1 | |||
|- | |||
| 3 || 0 || 1 || 1 || 0 || 0 || 0 || 1 || 1 | |||
|- | |||
| 4 || 0 || 1 || 1 || 0 || 1 || 0 || 1 || 0 | |||
|- | |||
| 5 || 1 || 1 || 0 || 0 || 0 || 0 || 0 || 1 | |||
|- | |||
| 6 || 1 || 1 || 0 || 1 || 0 || 0 || 0 || 0 | |||
|- | |||
| 7 || 1 || 1 || 1 || 0 || 0 || 1 || 0 || 1 | |||
|- | |||
| 8 || 1 || 1 || 1 || 1 || 0 || 0 || 1 || 0 | |||
|- | |||
| 9 || 1 || 0 || 0 || 0 || 1 || 1 || 1 || 1 | |||
|- | |||
| 10 || 1 || 0 || 0 || 1 || 1 || 1 || 0 || 0 | |||
|} | |||
---- | |||
'''Zadanie 18. ''' | |||
Dla funkcji <math>F\,</math> podanej w tablicy obliczyć wszystkie minimalne zbiory argumentów, od których ta funkcja zależy. Zmienne niezbędne tej funkcji to: <math>x_2, x_3, x_7\,</math> . | |||
Tablica | |||
:{| border="1" cellpadding="2" | |||
|- | |||
| || <math>x_1\ </math> || <math>x_2\ </math> || <math>x_3\ </math> || <math>x_4\ </math> || <math>x_5\ </math> || <math>x_6\ </math> || <math>x_7\ </math> || <math>x_8\ </math> || <math>x_9\ </math> || <math>y_1\ </math> || <math>y_2\ </math> | |||
|- | |||
| 1 || 1 || 1 || 1 || 0 || 1 || 1 || 0 || 0 || 0 || 1 || 0 | |||
|- | |||
| 2 || 1 || 0 || 0 || 0 || 0 || 1 || 1 || 0 || 1 || 0 || 0 | |||
|- | |||
| 3 || 0 || 0 || 1 || 0 || 1 || 1 || 1 || 0 || 0 || 0 || 1 | |||
|- | |||
| 4 || 1 || 0 || 1 || 0 || 0 || 0 || 1 || 1 || 0 || 0 || 0 | |||
|- | |||
| 5 || 1 || 0 || 1 || 0 || 1 || 1 || 0 || 1 || 1 || 1 || 1 | |||
|- | |||
| 6 || 0 || 0 || 0 || 1 || 0 || 0 || 1 || 0 || 1 || 1 || 1 | |||
|- | |||
| 7 || 1 || 1 || 1 || 0 || 0 || 0 || 1 || 1 || 0 || 1 || 0 | |||
|- | |||
| 8 || 0 || 0 || 1 || 1 || 0 || 0 || 1 || 0 || 1 || 1 || 0 | |||
|- | |||
| 9 || 0 || 0 || 0 || 1 || 0 || 0 || 1 || 1 || 0 || 0 || 1 | |||
|- | |||
| 10 || 1 || 0 || 1 || 0 || 0 || 0 || 0 || 1 || 0 || 0 || 1 | |||
|} | |||
---- | |||
'''Zadanie 19.''' | |||
Funkcje z tablicy zrealizować na minimalnej liczbie komórek FPGA o wymiarach 3 wejścia, | |||
1 wyjście każda. Wskazówka: najlepsze rozwiązanie istnieje, gdy do bloku H dołączona jest para zmiennych wybranych spośród <math>x_1, x_3, x_5\,</math>. | |||
Tablica | |||
:{| border="1" cellpadding="2" | |||
|- | |||
| || <math>x_1\ </math> || <math>x_2\ </math> || <math>x_3\ </math> || <math>x_4\ </math> || <math>x_5\ </math> || <math>y_1\ </math> || <math>y_2\ </math> || <math>y_3\ </math> | |||
|- | |||
| 1 || 0 || 0 || 0 || 0 || 0 || 0 || 1 || 0 | |||
|- | |||
| 2 || 0 || 0 || 0 || 1 || 0 || 0 || 1 || 1 | |||
|- | |||
| 3 || 1 || 0 || 0 || 1 || 0 || 1 || 0 || 0 | |||
|- | |||
| 4 || 1 || 0 || 1 || 1 || 0 || 1 || 1 || 1 | |||
|- | |||
| 5 || 0 || 1 || 0 || 0 || 0 || 0 || 1 || 1 | |||
|- | |||
| 6 || 1 || 0 || 1 || 1 || 1 || 1 || 1 || 0 | |||
|- | |||
| 7 || 0 || 1 || 0 || 0 || 1 || 1 || 0 || 0 | |||
|- | |||
| 8 || 0 || 1 || 1 || 0 || 1 || 1 || 1 || 1 | |||
|- | |||
| 9 || 1 || 1 || 1 || 0 || 1 || 1 || 1 || 0 | |||
|- | |||
| 10 || 1 || 1 || 1 || 1 || 1 || 1 || 0 || 1 | |||
|} | |||
---- |
Aktualna wersja na dzień 12:03, 5 wrz 2023
Układy logiczne
Zadanie 1.
Zminimalizować metodą tablic Karnaugha następujące funkcje boolowskie:
a) ,
b) .
Zadanie 2.
Uprościć następujące wyrażenie:
Zadanie 3.
Funkcję boolowską opisaną zbiorami F i R zminimalizować metodą ekspansji.
- F:
- 00000
- 11000
- 11010
- 01110
- 11100
- 01011
- R:
- 11101
- 00010
- 00110
- 10001
- 01100
Zadanie 4.
Dla funkcji opisanej podziałami do oraz zmienne niezbędne są oraz . Należy wyznaczyć wszystkie realizacje minimalno argumentowe tej funkcji.
Zadanie 5.
Dla funkcji opisanej w tablicy należy wyznaczyć dekompozycje:
a) ,
b) ,
1 0 0 0 0 0 0 2 0 0 1 1 1 0 3 0 1 0 1 0 0 4 0 1 1 1 1 0 5 0 1 1 0 0 0 6 0 0 0 1 1 1 7 0 1 0 0 0 1 8 0 1 1 0 1 1 9 1 1 0 1 0 1 10 1 0 0 1 1 1 11 1 0 0 1 0 1
Zadanie 6.
Dla funkcji opisanej tablicą zmienne niezbędne są oraz . Należy wyznaczyć wszystkie minimalne zbiory argumentów, od których zależy ta funkcja oraz jej minimalne wyrażenie boolowskie z najmniejszą liczbą argumentów.
1 0 1 1 0 1 0 0 1 2 1 1 1 0 0 1 1 1 3 1 0 0 1 0 1 0 1 4 1 1 0 1 1 0 0 0 5 1 0 1 0 0 1 1 1 6 0 1 1 1 0 0 0 1 7 1 0 0 0 0 1 0 0 8 1 1 0 0 1 0 1 1 9 1 1 0 1 1 1 0 1 10 1 0 0 0 0 0 1 0 11 0 1 1 0 1 1 0 1 12 0 1 1 0 0 1 0 1
Zadanie 7.
Zminimalizować i zrealizować na przerzutnikach typu D oraz JK automaty podane w tablicach a) oraz b).
Tablica a)
1 - 3 4 2 - 1 1 1 2 4 - - - 0 - - - 3 6 6 - - 0 1 - - 4 - 6 1 5 - 0 0 1 5 - - 2 - - - 1 - 6 3 - 2 3 0 - 0 1
Tablica b)
1 1 7 0 0 2 4 3 1 1 3 - 5 - 0 4 - 2 - 0 5 4 - 1 - 6 8 - 1 - 7 - 6 - 0 8 - - - 1
Zadanie 8.
Zaprojektować układ synchroniczny o wejściach x, s oraz wyjściu y, sygnalizujący jedynką na wyjściu y fakt, że na wejściu x pojawia się sekwencja 0111, gdy s = 0, natomiast sekwencja 1000, gdy s = 1. Założyć, że zmiana sygnału s może nastąpić tylko w stanie początkowym .
Zadanie 9.
Zaprojektować synchroniczny układ do sprawdzania poprawności transmisji informacji przesyłanej w kodzie „2 z 5”, tzn. sprawdzający, czy na wejściu w czasie pięciu kolejnych taktów zegarowych pojawiły się dokładnie dwie jedynki.
Zadanie 10.
Zaprojektować asynchroniczny układ o wejściach i oraz wyjściach i taki, że wyjściowa kombinacja w dowolnej chwili jest równa poprzedniej kombinacji wejściowej.
Zadanie 11.
Zaprojektować asynchroniczny układ o dwóch wejściach i dwóch wyjściach. Działanie układu ma być następujące: wyjście powinno przyjmować wartość 1, jeśli wejście zmieniło swój stan. Zmiana odpowiedniego wyjścia na 0 następuje, jeśli odpowiadające mu wejście (o tym samym indeksie) nie zmienia swego stanu, a zmienia się stan drugiego wejścia.
Układy cyfrowe
Zadanie 12.
Zaprojektować licznik mod 8 z wejściem zezwalającym E(nable). Przerzutniki do realizacji dobrać tak, aby uzyskać najprostszy schemat logiczny licznika. Schemat ten należy narysować.
Zadanie 13.
Zaprojektować układ sterowania (tzw. dekoder mikrorozkazu DMZ) pracą urządzeń , spośród których w poszczególnych taktach pracują wyłącznie następujące (wg indeksów):
Urządzenia są inicjowane do pracy sygnałem „1” na wyjściach . Odpowiedni DMZ należy zaprojektować (patrz rysunek) jako układ o minimalnej liczbie wejść (wejściami DMZ są wyjścia pamięci). DMZ może być zbudowany wyłącznie z dekoderów 1 z .
Zadanie 14.
Wiedząc, że pamięć ROM jest wypełniona wyłącznie słowami z poniższej tabelki zaprojektować układ zbudowany z dekoderów (jak na rysunku) umożliwiający generację tych słów za pomocą pamięci z możliwie minimalną liczbą wyprowadzeń. Podać schemat układu (dokładne oznaczenia wyjść dekoderów) i sposób wypełnienia pamięci.
Tablica:
0 0 0 1 1 0 1 0 0 1 1 0 0 1 0 0 0 0 0 1 0 0 1 1 1 0 1 0 0 1 0 0
Zaawansowane metody syntezy logicznej
Zadanie 15.
W tablicy dana jest funkcja f(a,b,c,d,e):
000 1 2 - 3 001 4 5 6 - 011 - 7 8 9 010 10 - 11 12 110 - 13 14 - 111 15 - - 16 101 17 - - 18 100 - 19 20 -
Należy obliczyć dekompozycję nierozłączną dla U = {d, e}. W rozwiązaniu podać tablice funkcji G oraz H. Kodowanie bloków PF przyjąć dowolne wg NKB.
Zadanie 16.
Dla funkcji F podanej w tablicy znaleźć dekompozycję o strukturze jak na rysunku. W rozwiązaniu podać tablice prawdy funkcji oraz H.
Wskazówki:
- a) najpierw obliczyć dekompozycję ;
- b) podział przy obliczaniu bloku należy dobrać stosownie do dalszej dekompozycji.
Tablica:
1 0 0 0 0 0 0 0 0 2 0 0 0 1 1 0 1 0 3 0 1 0 1 0 1 0 0 4 0 1 1 1 1 0 0 0 5 0 1 1 0 1 0 0 1 6 0 1 0 0 0 0 0 1 7 1 1 0 1 0 0 0 0 8 1 0 0 1 1 1 0 0 9 1 0 0 1 0 0 0 1 10 1 0 1 1 1 0 0 0
Rysunek:
Zadanie 17.
Obliczyć dla jakich spośród , , , funkcja z tablicy ma dekompozycję . Obliczyć te dekompozycje oraz wykazać, że dla żadnej z nich nie istnieje dekompozycja .
1 0 0 0 1 1 1 0 0 2 0 0 0 1 0 1 0 1 3 0 1 1 0 0 0 1 1 4 0 1 1 0 1 0 1 0 5 1 1 0 0 0 0 0 1 6 1 1 0 1 0 0 0 0 7 1 1 1 0 0 1 0 1 8 1 1 1 1 0 0 1 0 9 1 0 0 0 1 1 1 1 10 1 0 0 1 1 1 0 0
Zadanie 18.
Dla funkcji podanej w tablicy obliczyć wszystkie minimalne zbiory argumentów, od których ta funkcja zależy. Zmienne niezbędne tej funkcji to: .
Tablica
1 1 1 1 0 1 1 0 0 0 1 0 2 1 0 0 0 0 1 1 0 1 0 0 3 0 0 1 0 1 1 1 0 0 0 1 4 1 0 1 0 0 0 1 1 0 0 0 5 1 0 1 0 1 1 0 1 1 1 1 6 0 0 0 1 0 0 1 0 1 1 1 7 1 1 1 0 0 0 1 1 0 1 0 8 0 0 1 1 0 0 1 0 1 1 0 9 0 0 0 1 0 0 1 1 0 0 1 10 1 0 1 0 0 0 0 1 0 0 1
Zadanie 19.
Funkcje z tablicy zrealizować na minimalnej liczbie komórek FPGA o wymiarach 3 wejścia, 1 wyjście każda. Wskazówka: najlepsze rozwiązanie istnieje, gdy do bloku H dołączona jest para zmiennych wybranych spośród .
Tablica
1 0 0 0 0 0 0 1 0 2 0 0 0 1 0 0 1 1 3 1 0 0 1 0 1 0 0 4 1 0 1 1 0 1 1 1 5 0 1 0 0 0 0 1 1 6 1 0 1 1 1 1 1 0 7 0 1 0 0 1 1 0 0 8 0 1 1 0 1 1 1 1 9 1 1 1 0 1 1 1 0 10 1 1 1 1 1 1 0 1