Sw3.6-l8-1.2-toc

Z Studia Informatyczne
Wersja z dnia 09:39, 4 wrz 2006 autorstwa PZakrzewski (dyskusja | edycje)
(różn.) ← poprzednia wersja | przejdź do aktualnej wersji (różn.) | następna wersja → (różn.)
Przejdź do nawigacjiPrzejdź do wyszukiwania

Spis treści

  1. Realizacja asynchronicznego licznika modulo N w układzie FPGA
  2. Realizacja asynchronicznego licznika modulo N w układzie FPGA
  3. Synteza asynchronicznych liczników zliczających modulo N
  4. Charakterystyka dzielników częstotliwości
  5. Metoda syntezy asynchronicznego licznika modulo N
Źródło: „https://wazniak.mimuw.edu.pl/index.php?title=Sw3.6-l8-1.2-toc&oldid=40838”