Sw3.6-l8-1.2-Slajd2

Z Studia Informatyczne
Wersja z dnia 09:39, 4 wrz 2006 autorstwa PZakrzewski (dyskusja | edycje)
(różn.) ← poprzednia wersja | przejdź do aktualnej wersji (różn.) | następna wersja → (różn.)
Przejdź do nawigacjiPrzejdź do wyszukiwania

Realizacja asynchronicznego licznika modulo N w układzie FPGA

Realizacja asynchronicznego licznika modulo N w układzie FPGA


Ćwiczenie należy zrealizować wykorzystując uniwersalny system uruchomieniowy NanoBoard NB1 oraz aplikację Altium Designer.


<< Poprzedni slajd | Spis treści | Następny slajd >>

Źródło: „https://wazniak.mimuw.edu.pl/index.php?title=Sw3.6-l8-1.2-Slajd2&oldid=40834”