Systemy wbudowane/Laboratorium 8: Różnice pomiędzy wersjami
Z Studia Informatyczne
Przejdź do nawigacjiPrzejdź do wyszukiwania
Nie podano opisu zmian |
|||
| Linia 1: | Linia 1: | ||
==Spis treści== | ==Spis treści== | ||
#[[sw3.6-l8-1.2-Slajd1 |Realizacja asynchronicznego licznika | #[[sw3.6-l8-1.2-Slajd1 |Realizacja asynchronicznego licznika modulo N w układzie FPGA]] | ||
#[[sw3.6-l8-1.2-Slajd2 |Realizacja asynchronicznego licznika modulo N w układzie FPGA(1)]] | |||
#[[sw3.6-l8-1.2-Slajd2 |Realizacja asynchronicznego licznika | |||
#[[sw3.6-l8-1.2-Slajd3 |Synteza asynchronicznych liczników zliczających modulo N]] | #[[sw3.6-l8-1.2-Slajd3 |Synteza asynchronicznych liczników zliczających modulo N]] | ||
#[[sw3.6-l8-1.2-Slajd4 |Charakterystyka dzielników częstotliwości]] | #[[sw3.6-l8-1.2-Slajd4 |Charakterystyka dzielników częstotliwości]] | ||
#[[sw3.6-l8-1.2-Slajd5 |Metoda syntezy asynchronicznego licznika modulo N]] | #[[sw3.6-l8-1.2-Slajd5 |Metoda syntezy asynchronicznego licznika modulo N]] | ||
