Architektura Komputerów/Wykład 10: Redukcja opóźnień w procesorach superskalarnych i superpotokowych: Różnice pomiędzy wersjami
Z Studia Informatyczne
Przejdź do nawigacjiPrzejdź do wyszukiwania
Nie podano opisu zmian |
Nie podano opisu zmian |
||
| Linia 3: | Linia 3: | ||
|valign="top" width="500px"|[[Grafika:ASK_M10_S01.png]] | |valign="top" width="500px"|[[Grafika:ASK_M10_S01.png]] | ||
|valign="top"| | |valign="top"| | ||
|} | |} | ||
| Linia 10: | Linia 10: | ||
|valign="top" width="500px"|[[Grafika:ASK_M10_S02.png]] | |valign="top" width="500px"|[[Grafika:ASK_M10_S02.png]] | ||
|valign="top"| | |valign="top"| | ||
|} | |} | ||
<hr width="100%"> | <hr width="100%"> | ||
| Linia 16: | Linia 16: | ||
|valign="top" width="500px"|[[Grafika:ASK_M10_S03.png]] | |valign="top" width="500px"|[[Grafika:ASK_M10_S03.png]] | ||
|valign="top"| | |valign="top"| | ||
. | O ile w procesorze jednopotokowym utrata pięciu cykli oznacza utratę czasu wykonania pięciu instrukcji, to w przypadku procesora superskalarnego opóźnienie wyrażone w „straconych” instrukcjach jest tyle razy większe, ile procesor ma potoków. | ||
Duży proporcjonalny spadek wydajności procesorów superskalarnych wynikający z opóźnień powoduje konieczność minimalizacji tych opóźnień. | |||
|} | |} | ||
<hr width="100%"> | <hr width="100%"> | ||
Wersja z 23:09, 13 paź 2006
|
|
|
O ile w procesorze jednopotokowym utrata pięciu cykli oznacza utratę czasu wykonania pięciu instrukcji, to w przypadku procesora superskalarnego opóźnienie wyrażone w „straconych” instrukcjach jest tyle razy większe, ile procesor ma potoków. Duży proporcjonalny spadek wydajności procesorów superskalarnych wynikający z opóźnień powoduje konieczność minimalizacji tych opóźnień. |
|
... |
|
... |
|
... |
|
... |
|
... |
|
... |
|
... |
|
... |
|
... |
|
... |
|
... |
|
... |
|
... |
|
... |
|
... |
|
... |
|
... |
|
... |
|
... |
|
... |
|
... |
|
... |
|
... |
|
... |
|
... |
|
... |
|
... |
|
... |
|
... |
|
... |
|
... |
