SOP wyk nr 4-Slajd41: Różnice pomiędzy wersjami
Nie podano opisu zmian |
m korekta podziału na akapity |
||
| Linia 9: | Linia 9: | ||
* przesunięcie wewnątrz ramki z fragmentem obrazu procesu. | * przesunięcie wewnątrz ramki z fragmentem obrazu procesu. | ||
Podejście takie zastosowano między innymi w architekturze Intel IA-32. Zewnętrzną tablicę stron określa się jako ''katalog'' ''stron'' , a wewnętrzną po prostu jako tablicę stron. Na identyfikację pozycji w katalogu stron oraz w tablicy stron przeznaczone jest po 10 bitów z 32-bitowego adresu. Na przesunięcie na stronie pozostaje zatem 12 bitów, co oznacza, że rozmiar strony wynosi 4 KB. W architekturze | Podejście takie zastosowano między innymi w architekturze Intel IA-32. Zewnętrzną tablicę stron określa się jako ''katalog'' ''stron'' , a wewnętrzną po prostu jako tablicę stron. Na identyfikację pozycji w katalogu stron oraz w tablicy stron przeznaczone jest po 10 bitów z 32-bitowego adresu. Na przesunięcie na stronie pozostaje zatem 12 bitów, co oznacza, że rozmiar strony wynosi 4 KB. W architekturze Sparc zastosowano nawet podeście trzypoziomowe. | ||
Sparc zastosowano nawet podeście trzypoziomowe. | |||
[[SOP_wyk_nr_4-Slajd40 | << Poprzedni slajd]] | [[SOP_wyk_nr_4-toc|Spis treści ]] | [[SOP_wyk_nr_4-Slajd42 | Następny slajd >>]] | [[SOP_wyk_nr_4-Slajd40 | << Poprzedni slajd]] | [[SOP_wyk_nr_4-toc|Spis treści ]] | [[SOP_wyk_nr_4-Slajd42 | Następny slajd >>]] | ||
Aktualna wersja na dzień 21:01, 31 sie 2006
Stronicowanie wielopoziomowe
Przedstawiony wcześniej przykładowy podział 32-bitowego adresu logicznego na 10-bitowe przesunięcie oraz 22 bitowy numer strony oznaczałby, że potencjalnie może być potrzebnym 222 wpisów w tablicy stron. Zakładając, że każdy wpis wymaga 32 bitów (4 bajtów), na tablicę stron potrzebny byłby ciągły obszar pamięci fizycznej o rozmiarze 224 = 16 MB. Znalezienie tak dużego ciągłego obszaru może być kłopotliwe, a rozwiązaniem problemu może być zastosowanie podejścia wielopoziomowego, zwanego również hierarchicznym. W podejściu dwupoziomowym w adresie logicznym wyodrębnia się 3 zakresy bitów:
- numer pozycji w zewnętrznej tablicy stron, opisującej ramkę z wewnętrzną tablicą stron,
- numer pozycji w wewnętrznej tablicy stron, opisujący ramkę z fragmentem (stroną) obrazu procesu,
- przesunięcie wewnątrz ramki z fragmentem obrazu procesu.
Podejście takie zastosowano między innymi w architekturze Intel IA-32. Zewnętrzną tablicę stron określa się jako katalog stron , a wewnętrzną po prostu jako tablicę stron. Na identyfikację pozycji w katalogu stron oraz w tablicy stron przeznaczone jest po 10 bitów z 32-bitowego adresu. Na przesunięcie na stronie pozostaje zatem 12 bitów, co oznacza, że rozmiar strony wynosi 4 KB. W architekturze Sparc zastosowano nawet podeście trzypoziomowe.
