Architektura Komputerów/Wykład 6: Jednostka wykonawcza procesora
|
... |
|
... |
|
... |
|
Modelowy procesor ma możliwość wykonywania instrukcji MIPS w dwóch spośród trzech formatów – R oraz I. W obu formatach występują pola głównego kodu operacyjnego i dwa numery rejestrów. Pozostała część słowa instrukcji jest różna dla obu formatów. |
|
PC – licznik instrukcji PC_inc – inkrementer licznika instrukcji IM – pamięć intrukcji Inc PC – zinkrementowana wartość PC nextPC – ścieżka zawierająca następną zawartość PC |
|
... |
|
Układ sterujący jest wielowyjściowym układem kombinacyjnym. Generuje on sygnały sterujące wszystkimi częściami procesora. |
|
OPC, FUN, Rs, Rt, Rd, offset – pola obrazu binarnego instrukcji. RdA1, RdA2 – adresy odczytu zestawu rejestrów (numery odczytywanych rejestrów). WrA – Numer rejestru zapisywanego. WrD – dane zapisywane do rejstru. RdD1, RdD2 – dane odczytywane z rejestrów. Mux_ALU – multiplekser wyboru drugiego argumentu źródłowego. BrOffset – przemieszczenie skoku. StoreData - dane zapisywane do pamięci. |
|
... |
|
Br_Add – sumator adresów docelowych skoków. MUX_BR – multiplekser skoków warunkowych. ALU – jednostka arytmetyczno – logiczna. Result – wynik operacji. Cond – warunek skoku. DM – pamięć danych. WrData – dane zapisywane do rejstru. |
|
... |
|
... |
|
... |
|
... |
|
... |
|
... |
|
... |
|
... |
|
... |
|
... |
|
... |
|
... |
|
... |
|
... |
|
... |
|
... |
|
... |
|
... |
|
... |
|
... |
|
... |
|
... |
|
... |
|
... |
|
... |
