Architektura Komputerów/Wykład 10: Redukcja opóźnień w procesorach superskalarnych i superpotokowych

Z Studia Informatyczne
Przejdź do nawigacjiPrzejdź do wyszukiwania

ASK M10 S01.png

ASK M10 S02.png

ASK M10 S03.png

O ile w procesorze jednopotokowym utrata pięciu cykli oznacza utratę czasu wykonania pięciu instrukcji, to w przypadku procesora superskalarnego opóźnienie wyrażone w „straconych” instrukcjach jest tyle razy większe, ile procesor ma potoków.

Duży proporcjonalny spadek wydajności procesorów superskalarnych wynikający z opóźnień powoduje konieczność minimalizacji tych opóźnień.


ASK M10 S04.png

...


ASK M10 S05.png

...


ASK M10 S06.png

...


ASK M10 S07.png

...


ASK M10 S08.png

...


ASK M10 S09.png

...


ASK M10 S10.png

...


ASK M10 S11.png

...


ASK M10 S12.png

...


ASK M10 S13.png

...


ASK M10 S14.png

...


ASK M10 S15.png

...


ASK M10 S16.png

...


ASK M10 S17.png

...


ASK M10 S18.png

...


ASK M10 S19.png

...


ASK M10 S20.png

...


ASK M10 S21.png

...


ASK M10 S22.png

...


ASK M10 S23.png

...


ASK M10 S24.png

...


ASK M10 S25.png

...


ASK M10 S26.png

...


ASK M10 S27.png

...


ASK M10 S28.png

...


ASK M10 S29.png

...


ASK M10 S30.png

...


ASK M10 S31.png

...


ASK M10 S32.png

...


ASK M10 S33.png

...


ASK M10 S34.png

...