Informacje o stronie „Architektura Komputerów/Wykład 10: Redukcja opóźnień w procesorach superskalarnych i superpotokowych”

Z Studia Informatyczne
Przejdź do nawigacjiPrzejdź do wyszukiwania

Podstawowe informacje

Wyświetlany tytułArchitektura Komputerów/Wykład 10: Redukcja opóźnień w procesorach superskalarnych i superpotokowych
Domyślny klucz sortowaniaArchitektura Komputerów/Wykład 10: Redukcja opóźnień w procesorach superskalarnych i superpotokowych
Długość strony (w bajtach)11 161
Identyfikator strony29787
Język zawartości stronypl - polski
Model zawartościwikitekst
Indeksowanie przez robotyDozwolone
Liczba przekierowań do tej strony0
Liczba podstron tej strony0 (0 przekierowań; 0 bez przekierowań)

Zabezpieczenie

edytowanieDostęp mają wszyscy użytkownicy (na zawsze)
przenoszenieDostęp mają wszyscy użytkownicy (na zawsze)
Zobacz rejestr zabezpieczania dla tej strony.

Historia edycji

Twórca stronyAkokno (dyskusja | edycje)
Data utworzenia strony12:35, 28 wrz 2006
Autor ostatniej edycjiAkokno (dyskusja | edycje)
Data ostatniej edycji19:26, 14 paź 2006
Całkowita liczba edycji3
Całkowita liczba autorów1
Liczba ostatnich edycji (w przeciągu 90 dni)0
Liczba ostatnich autorów0